HIGH DENSITY CHIP CARRIER

Patent Number:

JP58122753

Publication date:

1983-07-21

Inventor(s):

WATARI TOSHIHIKO

Applicant(s):

NIPPON DENKI KK

Requested Patent:

☐ JP58122753

Application Number: JP19820003406 19820114

Priority Number(s):

IPC Classification:

H01L23/02

EC Classification:

Equivalents:

JP1472350C, JP63018860B

Abstract

PURPOSE:To obtain a high density chip carrier by bonding a ceramic cover having a concave part accommodating an IC chip to a substrate which provides a jig inserting hole at the center and has many terminal pads in the periphery of surface while pads arranged in the form of lattice for external connection being internally connected to said pads on the surface in the rear side.

CONSTITUTION:An IC chip 4 is placed with the face directed downward on the surface of a ceramic substrate 12, tips of lead 5 are cut and lead 5 and pad 17 in the periphery are bonded after alignment thereof. A bonding agent 19 is coated to the bottom of ceramic cover 11, the cover is placed over the chip 4 and thereby the periphery of cover 11 is bonded to the substrate 12. A jig 21 is inserted into the center hole 13 of the substrate 12, the chip 4 is pressed to the bottom of cover 11 and then the bonding agent 19 is hardened. After the chip is bonded, inside is washed and the Si resin is filled therein. Heat generated from chip is effectively radiated through the cover 11. Heat radiation becomes more effective when a heat sink 3 is provided at the outside of cover. Thus, a small size and high integration density chip carrier can be obtained.

Data supplied from the esp@cenet database - I2

BEST AVAILABLE COPY

(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭58-122753

⑤Int. Cl.³H 01 L 23/02

識別記号

庁内整理番号 7738--5F ❸公開 昭和58年(1983)7月21日

発明の数 1 審査請求 未請求

(全 4 頁)

公高密度チップキャリア

顧 昭57—3406

②出 願 昭57(1982)1月14日

仍発 明 者 渡里俊彦

東京都港区芝五丁目33番1号日 本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 住田俊宗

明 組 4

1発明の名称

2)特

高密度テップキャリア

2.特許請求の範囲

中心部に存状の治具を挿造可能な孔が穿散され、 長面周辺部にICチップのリードを接着するため の多数の端子パッドが形成され、裏面に多数の外 部級院用パッドが格子状に形成され、飲外部級徒 用パッドと前配端子パッドとはそれぞれ内部配線 によって接続されたペース基板と、ICチップを 収容接着できる凹部が形成され関数突部によって 前記ペース基板に接着可能なセラミックカパーと から成ることを特象とする高密度チップキャリア。

3.条明の評細な説明

本発明は、超高速コンピュータ等に使用するし SIチップを収容する高密度チップキャリアの構 血に関する。

近年、コンピュータの性能は、LSIテップの 選歩によって目ざましく高速化されてきた。これ に伴ないLSIの高密度実委技術の賞養性が高ま り、チップとチップを接続する配級技を可能な做り短くして配級化よる信号の遅延時間を較小化するために、ICチップをできるだけ高密度化実装する工夫がされてきている。上述の要求を構たすべく、最近チップ中ャリアとよばれるICケースが使用されている。

従来のチップキャリアは、第1 図および第2 図 に示すように、セラミックケース1 の四辺に、半 円形の存2を増子として形成し、これに内部配線 6 を接続し、内部配線 6 の先端はケース内面でI C チップ 4 のリード 5 に接続可能に形成されている。ケース1 の内面凹部にI C チップ 4 が接着される。とのなチップキャリアは、外部 リード 継を持たずに基板上に容易かつ確実に搭載したまたを 上の配線に上記時 2 によって接続するとができ、またケース1 の裏面(図中上面)に放無数 8 をに りつけることができて放熱効率が良いという点に 特徴がある。

しかし、上述の従来のチップキャリアは、IC チップの装機度がますます向上し、これに伴って

特別昭58-122753 (2)

ICテップの塊子紋が増大すると、多数の解2を 形成するためにテップキャリア自体の大きさが増 大するという欠点がある。例えば、128ビンの テップキャリアを例にとると、現在可能な意かと ッテ127mで解2を形成したとしても、1辺の 大さは127×128/4 = 4064mとなる。内部 に収容するICテップの大きさが1辺10m(に れは現在のL8Iテップでも最も大きい部標によ する)としても、テップキャリアの大きさは、1 辺の長さがテップの4倍となり、面積にすると 16倍にもなる。すなわち、ICテップの高密度 実験に不利であり、また、内部リード線や配線長 が長くなるという欠点がある。

本発明の目的は、上述の従来の欠点を解決し、 端子数の増大によるケース形状の大型化を最小限 に止め、かつ、放酷器の直接取付けが可能な高密 度テップキャリアを提供することにある。

本発明のテップキャリアは、中心部に棒状の治 具を挿通可能な孔が穿政され、長面網辺部にIC テップのリードを接着するための多数の端子パッ

ッド16はそれぞれ上配端子パッド17に内部配録18によって接続されている。また、中央部に治具を挿通することができる孔18が穿散されている。上配端子パッド17はICテップリード5に接続される。上配セラミックペース基板12とセラミックカパー1リ等により高倍買テップキャリア10を構成している。

類4回は、上記セラミックベース基板12にICテップ4をフェースダウンの状態で軟造した状態を示す平面図であって、増子パッド17が板12の周辺部に配列されている。ICテップ 4位置に分うようにフェースダウンの状態で戦量ド17に分からかられた状態で増子パッド17に接着された状態で増子パッド17に接着された状態で増子パッド17に接着されるが、とれは、例えば周知のTAB(Tape Automated Bonding)テップを使用することにより可能である。すなわち、TABテップのICリード5は低酸テープ上にあらかじめ金メッキ側

ドが形成され、裏面に多数の外部最終用パッドが 格子状化形成され、放外部最終用パッドと前配端 子パッドとはそれぞれ内部配線によって接続され たペース基板と、ICチップを収容接着できる凹 部が形成され関級突部によって前配ペース基板に 接着可能なセラミックカバーとから成ることを特 級とする。

次に、本発明について、図面を参照して詳細に 説明する。

箱などがエッチングによって形成され、テープ状態のままでICチップ側の囃子パッドにインナーリードポンディング(ILB)されている。上述のICチップのリード先端総を基板12の端子パッド17の位置に増えて切断し、端子パッド17に接着することができる。

第5凶は、セラミックペース基板18の底面図であって、外部最級用パッド16が格子状に形成され、中央部には治具神通用の孔18が穿破されている。例えば128ビンのLSIテップを収容する場合は、パッド16の間隔を127mとして基板の1辺の長さは、127×11+α=1897+α+18m程度とすることができ、大幅な小形化が可能である。

上述のチップキャリアは、以下のようにしてI Cテップを実装する。

先ず、セラミックペース基板12の袋面に、I Cテップ4をフェースダウンの状態で戦催し、リード5の先端部を適宜切断し、それぞれのリード 5と端子パッド17とを合うようにして、ボンデ

特別昭58-122753 (3)

イングマシンで金リードを増子パッド17にそれ それ装着する。次に、セラミックカパー11の底 面に受着剤19を塗布してICチップ4の上にか ぶせ、カバー11の関係突部の端面をベース基板 1.2に接着する。次に、第6図に示すように、ペ ース基板12の孔18に治具21を挿入して、I Cチップ 4をセラミックカパー11の底面の方へ 押圧する。との状態で接着剤19を固化すれば、 ICチップ4はセラミックカパー11の底面にメ イポンディングされる。妥着剤には、例えば侵入 りエポキシ樹脂を使用し、治具21でICチップ 4を押圧した状態で必要を温度を加えて固化させ ることができる。また、接着剤として4半田クリ 一▲を使用して温度を加えて溶験したのち再び温 度を下げて固化させるようにしても良い。 ICナ ップを接着したのち、孔18から辞刷を注入して チップキャリア内部を疣骨することにより不畏な 残存等を除去することが望ましい。また、カパー 11の凹倒と基板12の姿面で形成された空洞内 に孔18を通じてシリコン等の充填剤をつめると

また、小形化により高密度実装が可能で、配線長が短くなり、高速化に有利である。また、前配ペース高板に穿散した孔は、洗炉液の流入口かよび 又は、シリコン樹脂等の防湿保護剤の注入口として利用することができ実装したICチップの防湿 保護に有利である。

4.図面の簡単な説明

第1図は従来のテップキャリアの一例を示す斜 視凶、第2図はその断面図、第8図は本発明の一 実施例を示す断面図、第4図は上配実施例のセラ ミックベース基板上にICテップを載置した状態 を示す平面図、第5図は上配実施例のセラミック ベース基板の底面図、第6図は治具によってIC テップをセラミックカバー底面に接着する状態を 示す断面図である。

図にかいて、1…セラミックケース、2…溝、8…放船節、4…ICテップ、5…ICテップのリード、6…内部配線、10…高密度テップキャリア、11…セラミックカバー、12…セラミックペース基板、18…孔、16…外部接使用バッ

以上のように、本発明においては、セラミック ペース基板の表面周辺部に多数の端子パッドを形 成し、放送板の裏面に外部接続用パッドを格子状 化配列し、上配端子パッドと外部接続用パッドと は基板内の内部配線によって接続した構成とした から、多数の外部接続用パッドを小さいペース基 板に形成することが可能である。また、実装する ICチップは、フエースダウンの状態で前配ペー ス基板に戦虐され、リードを前記端子パッドに接 増したのちに、はICチップ上にセラミックカバ --をかぶせてその関献的でペース基板と固治し、 前記ペース基板の中央部に穿設された孔に棒状の 治具を挿通して前記ICチップをセラミックカバ - の底面に押圧接給する構成としたから、ICチ ップの発熱は上配セラミックカバーを介して空中 化放船され、放船効果が良い。さらに上記セラミ ックカバーの外面に放熱器を収り付ければより一 層放熱効果が向上する。 すなわち、小形のチップ キャリアによって大なる放熱効果を発揮できる。


とにより防道効果を有することも可能である。

ド、17…端子バッド、18…内部配線、22… 凹部。


代 理 人 中理士 住 田 倹 宗

BEST AVAILABLE COPY


第1図




第2図




第3回




第4日



第5図



第6図



BEST AVAILABLE COPY